WIKI资讯
WIKI资讯
为了降低功耗，一种关键方法是降低SRAM阵列的最小工作电压Vmin。5nm工艺中增加的随机阈值电压变化限制了Vmin，进而限制了功耗的降低。SRAM电压减小趋势如图4所示，其中蓝线表示没有写辅助的Vmin，红线表示有写辅助的Vmin，显示了每一代写辅助的巨大好处。可以看出，从7nm到5nm的Vmin几乎没有改善，表明必须通过改善写入辅助电路来进一步降低功耗。本文主要介绍两种写辅助方，以实现较低的Vmin工作电压：负位线（NBL，Negative Bit Line）和降低单元VDD（LCV，Lower Cell VDD）。图4．没有写辅助（蓝线）和有写辅助（红线）的SRAM工作电压随节点变化图。SRAM单元示意图如图5所示，显示了PU与传输门晶体管PG之间在写入操作期间的竞争。采用较强的PU晶体管可以获得较高的读取稳定性，但会显着降低写入容限，并导致写入Vmin问题。图5． SRAM单元示意图，显示了PU和PG 之间在写入过程......阅读全文
长期以来，技术领先一直是台积电成功的关键。台积电5nm工艺拥有世界上最小的SRAM单元（0．021平方微米），除开创性的器件工艺，例如高迁移率沟道（HMC），极紫外（EUV）图形化的应用外（可在此高级节点上实现更高的良率和更短的生产周期），他们还持续精进其写入辅助（write assist）电路
在今天的 IEEE 国际电子器件大会（IEDM 2019）上，台积电概述了其在 5nm 工艺上取得的初步成果。目前，该公司正在向客户提供基于 N7 和 N7P 工艺的产品。但在向 5nm 进发的时候，两者贾昂共享一些设计规则。据悉，与 7nm 衍生工艺相比，N5 新工艺将增加完整的节点，并在
半导体代工厂格芯（GlobalFoundries，GF）8 月 26 日在美国和德国提出多起诉讼，指控台积电（TSMC）使用的半导体技术侵犯了 16 项 GF 的专利，并希望美国贸易主管部门发布进口禁令，以停止台积电“侵权”生产的产品进口，并寻求获得“实质性”损害赔偿。台积电否认侵权，并称将积极
美国当地时间5月15日，美国商务部发布两则针对华为的消息：其一，延长华为临时许可90天。其二，计划升级对华为的管制措施，国外公司只要用美国技术、软件、设备等给华为生产芯片也将受到管制，需先得到美国批准。 就在此次美国推出限制升级之前，5月15日，台积电在官网正式宣布，在美国联邦政府及美国亚利桑
美国当地时间5月15日，美国商务部发布两则针对华为的消息：其一，延长华为临时许可90天。其二，计划升级对华为的管制措施，国外公司只要用美国技术、软件、设备等给华为生产芯片也将受到管制，需先得到美国批准。 就在此次美国推出限制升级之前，5月15日，台积电在官网正式宣布，在美国联邦政府及美国亚利桑
Logic对于3D NAND“节点”，可以轻松地根据物理层数进行定义，对于DRAM节点一般采用有源区的半节距，而逻辑节点几乎是公司营销人员称之为多少就是多少。由于FinFET是3D结构，因此某些人认为当前的FinFET前沿工艺是3D，但在本次讨论中，我们认为3D是指器件堆叠，即允许堆叠多个有源层以创
高迁移率通道通过约18％的驱动电流增益提高了5nm工艺的性能，如图12所示。该技术已在IEDM 2019上进行了详细描述。图12．高迁移率沟道（HMC）性能提升约18％。这种性能提升的例子是用于L1高速缓存应用的高速SRAM阵列在0．85V电压下达到了4．1GHz，如图13 的shmoo图所示。图1
在信息产业领域如果还有一个公司能够完全体现“向死而生”的涵义，那就是 AMD。从我 20 年前开始玩儿装机开始，AMD 似乎永远都是被行业巨擘英特尔打得俯首称臣的角色。当然，在 20 年前 AMD 还有另一家 CYRIX 作为最惨的垫背，但这个“倒数第一”转学之后，AMD 就显得更可怜了——
摩尔定律已经成为一个大问题，在目前的技术框架下，计算机的性能极限已经难以得到很大提升。尽管台积电已经实现了7nm芯片制造工艺，未来的5nm和2nm工厂也进入了紧张的设计施工阶段，但依然令不少技术人员感到担忧。最重要的一个原因就是，当芯片工艺接近物理极限时，CPU的性能也就到达瓶颈状态。引入新科技
通常情况下，芯片制造商会首先咋移动处理器上小试牛刀，以分摊新工艺的高昂成本吗，比如基于 7nm EUV 的麒麟 990 5G SoC（面积接近 110 平方毫米）。尽管 AMD Zen 2 芯片看起来很大，但并非所有组件都采用 EUV 工艺生产。不过展望未来，它也更适合迁