第八届前沿大赛集成电路领域TOP10榜单出炉
12月17日，第八届中关村国际前沿科技大赛集成电路领域决赛在北京举办。经过复赛阶段的激烈角逐，共有15家企业成功晋级本次决赛。决赛现场 主办方供图入围项目依次围绕技术和产品领先性、创新团队、商业模式、项目落地性、市场分析等重点内容进行精彩展示，项目涉及存算一体架构芯片、面向芯片封装的电子设计自动化（EDA）解决方案、高性能图形处理器（GPU）等研究方向，其中设计类项目占比近70%，链条化、生态化趋势明显。大赛主办方了邀请来自高校、科研院所、投资机构的专家担任评委，对路演项目进行打分，并对项目未来的发展方向提出多项具有建设性的意见和建议。最终，新一代AI驱动新能源数字芯片、高速互联超节点方案等10个项目脱颖而出，获得第八届中关村国际前沿科技大赛集成电路领域赛TOP10荣誉称号。集成电路领域TOP10榜单 主办方供图据悉，中关村国际前沿科技大赛作为中关村论坛的赛事板块，旨在密切跟踪前沿科技发展趋势，按照“全球邀约、自由探索、公开路演......阅读全文
JLCC集成电路的封装特点
JLCC(J-leaded chip carrier)J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ的别称(见CLCC 和QFJ)。部分半导体厂家采用的名称。
CDIP集成电路的封装特点
C－(ceramic)表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
Cerdip集成电路的封装特点
Cerdip用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为DIP－G(G即玻璃密封的意思)。
LOC集成电路的封装特点
LOC(lead on chip)芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
SDIP集成电路的封装特点
SDIP(shrink dual in-line package)收缩型DIP。插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54 mm)，因而得此称呼。引脚数从14 到90。也有称为SH－DIP 的。材料有陶瓷和塑料两种。
QFH集成电路的封装特点
QFH(quad flat high package)四侧引脚厚体扁平封装。塑料QFP 的一种，为了防止封装本体断裂，QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。
OPMAC集成电路的封装特点
OPMAC(over molded pad array carrier)模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。
FQFP集成电路的封装特点
FQFP(fine pitch quad flat package)小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采用此名称。
QUIP集成电路的封装特点
QUIP(quad in-line package)四列引脚直插式封装。引脚从封装两个侧面引出，每隔一根交错向下弯曲成四列。引脚 中 心距1.27mm，当插入印刷基板时，插入中心距就变成2.5mm。因此可用于标准印刷线路板。是 比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机
SONF集成电路的封装特点
SONF(Small Out-Line Non-Fin)无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别，有意 增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。
－－QFJ集成电路的封装特点
QFJ(quad flat J-leaded package)四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈J字形。是日本电子机械工业会规定的名称。引脚中心距1.27mm。材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC)，用于微机、门陈列、 DRAM、A
DIL集成电路的封装特点
DIL(dual in-line)DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。
MQFP集成电路的封装特点
MQFP(metric quad flat package)按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm～2.0mm 的标准QFP(见QFP)。
DICP集成电路的封装特点
DICP(dual tape carrier package)集成电路双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为 定制品。 另外，0.5mm 厚的存储器LSI 簿形封装正处于
CQFP集成电路的封装特点
CQFP(quad fiat package with guard ring)带保护环的四侧引脚扁平封装。塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。这种封装 在美国Motorola 公司已批量生产。引
QFN集成电路的封装特点
QFN(quad flat non-leaded package)集成电路四侧无引脚扁平封装。表面贴装型封装之一。90年代后期多称为LCC。QFN 是日本电子机械工业 会规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度 比QFP 低。但是，当印刷基板与封装之间产生应力时
SMD集成电路的封装特点
SMD(surface mount devices)表面贴装器件。偶而，有的半导体厂家把SOP 归为SMD(见SOP)。SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。
QIC集成电路的封装特点
QIC(quad in-line ceramic package)陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。
SOJ集成电路的封装特点
SOJ(Small Out-Line J-Leaded Package)J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形，故此 得名。 通常为塑料制品，多数用于DRAM 和SRAM 等存储器LSI 电路，但绝大部分是DRAM。用SO J 封装的DRAM 器件很多都装配在SI
SOP集成电路的封装特点
SOP(small Out-Line package)小外形封装。表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有 塑料 和陶瓷两种。另外也叫SOL 和DFP。SOP 除了用于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10～40 的领域，SO
FP集成电路的封装特点
FP(flat package)扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
PAC集成电路的封装特点
PAC(pad array carrier)凸点陈列载体，BGA 的别称(见BGA)。
SIMM集成电路的封装特点
SIMM(single in-line memory module)单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插 座 的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格 。 在印刷基板的单面或双面装有用SOJ 封装的
LQFP集成电路的封装特点
LQFP(low profile quad flat package)薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。
MCM集成电路的封装特点
MCM(multi-chip module)多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM－L，MCM－C 和MCM－D 三大类。 MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低 。 MCM－C 是用厚膜技术形成多层布线，以
模拟集成电路的现状
模拟IC的使用一直以消费类电子产品为主，这几年一直保持稳定增长。据Databeans公司对模拟IC市场调研报告显示，全球模拟市场从2003年～2009年复合增长率为12%。这个数字要高出其它产品的增长率。这也预示着高性能模拟市场在今后的一段时间里发展潜力巨大。在美国半导体工业协会( SIA )的
MFP集成电路的封装特点
MFP(mini flat package)小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
MQUAD集成电路的封装特点
MQUAD(metal quad)美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空冷条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产 。
SIL集成电路的封装特点
SIL(single in-line)SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。
COB集成电路的封装特点
COB(chip on board)板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和 倒片 焊技术。