新方案可预测太空集成微电路故障
俄国立核能研究大学“莫斯科理工学院”微电子和纳米电子部门的工作人员提出了一种新的技术方案，可以预测太空集成微电路的故障。 现代气象卫星、通信卫星和地球观测卫星在轨道至少应运行10年—15年，失常原因通常是机载电子设备发生故障。现在，集成电路元件尺寸缩小到纳米级别，这导致多种故障发生，比如，一个宇宙微粒可以同时在几个逻辑元件或存储单元引起错误，从而造成故障或不可逆的损坏。 为解决这一问题，研究团队发明了一种新方法，可以处理地面实验的结果，并计算出故障发生的频率，在技术和程序方面能对最新设计的现代纳米集成电路进行预测，从而有效避免其在太空中的多种故障。......阅读全文
DIL集成电路的封装特点
DIL(dual in-line)DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。
Cerdip集成电路的封装特点
Cerdip用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为DIP－G(G即玻璃密封的意思)。
QFP集成电路的封装特点
QFP(FP)(QFP fine pitch)小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm 、 0.3mm 等小于0.65mm 的QFP(见QFP)。
QTCP集成电路的封装特点
QTCP(quad tape carrier package)四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利 用 TAB 技术的薄型封装(见TAB、TCP)。
QIC集成电路的封装特点
QIC(quad in-line ceramic package)陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。
模拟集成电路的现状
模拟IC的使用一直以消费类电子产品为主，这几年一直保持稳定增长。据Databeans公司对模拟IC市场调研报告显示，全球模拟市场从2003年～2009年复合增长率为12%。这个数字要高出其它产品的增长率。这也预示着高性能模拟市场在今后的一段时间里发展潜力巨大。在美国半导体工业协会( SIA )的
SOW集成电路的封装特点
SOW(Small Outline Package(Wide-Jype))宽体SOP。部分半导体厂家采用的名称。
FP集成电路的封装特点
FP(flat package)扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
QFI集成电路的封装特点
QFI(quad flat I-leaded packgac)四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出，向下呈I 字 。 也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分，贴装占有面 积小 于QFP。 日立制作所为视频模拟IC 开发并使用了这种封装。
SIP集成电路的封装特点
SIP(single in-line package)单列直插式封装。引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时 封 装呈侧立状。引脚中心距通常为2.54mm，引脚数从2 至23，多数为定制产品。封装的形 状各 异。也有的把形状与ZIP 相同的封装称为SIP。
PAC集成电路的封装特点
PAC(pad array carrier)凸点陈列载体，BGA 的别称(见BGA)。
PCLP集成电路的封装特点
PCLP(printed circuit board leadless package)印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引脚中心距有0.55mm 和0.4mm 两种规格。
LQFP集成电路的封装特点
LQFP(low profile quad flat package)薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。
DFP集成电路的封装特点
DFP(dual flat package)双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，80年代后期已基本上不用。
MQFP集成电路的封装特点
MQFP(metric quad flat package)按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm～2.0mm 的标准QFP(见QFP)。
模拟集成电路的应用
模拟集成电路的基本电路包括电流源、单级放大器、滤波器、反馈电路、电流镜电路等，由它们组成的高一层次的基本电路为运算放大器、比较器，更高一层的电路有开关电容电路、锁相环、ADC/DAC等。根据输出与输入信号之间的响应关系，又可以将模拟集成电路分为线性集成电路和非线性集成电路两大类。前者的输出与输入
SQL集成电路的封装特点
SQL(Small Out-Line L-leaded package)按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。
SOI集成电路的封装特点
SOI(small out-line I-leaded package)I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形，中心 距 1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引 脚数 26。
QIP集成电路的封装特点
QIP(quad in-line plastic package)塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。
CDIP集成电路的封装特点
C－(ceramic)表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
SIL集成电路的封装特点
SIL(single in-line)SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。
PLCC集成电路的封装特点
PLCC(plastic leaded chip carrier)带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形 ，是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用，90年代已经 普 及用于逻辑LSI、DLD(或程逻辑器件电路。引脚中
DICP集成电路的封装特点
DICP(dual tape carrier package)集成电路双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为 定制品。 另外，0.5mm 厚的存储器LSI 簿形封装正处于
SDIP集成电路的封装特点
SDIP(shrink dual in-line package)收缩型DIP。插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54 mm)，因而得此称呼。引脚数从14 到90。也有称为SH－DIP 的。材料有陶瓷和塑料两种。
Cerquad集成电路的封装特点
Cerquad集成电路，表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1.5～2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm
SMD集成电路的封装特点
SMD(surface mount devices)表面贴装器件。偶而，有的半导体厂家把SOP 归为SMD(见SOP)。SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。
模拟集成电路的简介
模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。有许多的模拟集成电路，如运算放大器、模拟乘法器、锁相环、电源管理芯片等。模拟集成电路的主要构成电路有：放大器、滤波器、反馈电路、基准源电路、开关电容电路等。模拟集成电路设计主要是通过有经验的设计师进行手
MSP集成电路的封装特点
MSP(mini square package)QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。
QFN集成电路的封装特点
QFN(quad flat non-leaded package)集成电路四侧无引脚扁平封装。表面贴装型封装之一。90年代后期多称为LCC。QFN 是日本电子机械工业 会规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度 比QFP 低。但是，当印刷基板与封装之间产生应力时
LGA集成电路的封装特点
LGA(land grid array)触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更