解析集成电路杀手——可怕的静电
ESA（Electro Static Attraction）静电吸附 我们知道IC生产工艺要求的是洁净车间或超净车间。但国内很少有厂家能做到无尘室里一粒particle都没有，现在要求灰尘颗粒粒径由原来的0.3μm降低到现在的0.1μm，但如果吸附的灰尘粒子的粒径大于线条宽度时，很容易使产品报废。 有时候客户会问，我们生产晶片的整道工序静电防护做的很好，该接地的都接了，要用的防静电设备也用了，而且净化等级做的也很高，为什么放置一段时间后还会吸灰呢?那是因为生产加工晶片的机台或工作车间都装有FFU高效过滤器，当气流与产品进行摩擦后就会产生静电，静电累积到一定量的时候就会吸附灰尘。所以我们建议在高效过滤器下端装不带气源的静电消除器来保证整个空间的动态平衡。 ESD（Electro Static Discharge）静电放电 静电放电是电荷积累的过程，当电荷积累到一定的程度，有个导体接近它就会产生静电放电。举个很简......阅读全文
SMD集成电路的封装特点
SMD(surface mount devices)表面贴装器件。偶而，有的半导体厂家把SOP 归为SMD(见SOP)。SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。
模拟集成电路的简介
模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。有许多的模拟集成电路，如运算放大器、模拟乘法器、锁相环、电源管理芯片等。模拟集成电路的主要构成电路有：放大器、滤波器、反馈电路、基准源电路、开关电容电路等。模拟集成电路设计主要是通过有经验的设计师进行手
MSP集成电路的封装特点
MSP(mini square package)QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。
SIMM集成电路的封装特点
SIMM(single in-line memory module)单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插 座 的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格 。 在印刷基板的单面或双面装有用SOJ 封装的
SOIC集成电路的封装特点
SOIC(small out-line integrated circuit)SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。
DSO集成电路的封装特点
DSO(dual small out-lint)双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
COB集成电路的封装特点
COB(chip on board)板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和 倒片 焊技术。
PFPF集成电路的封装特点
PFPF(plastic flat package)塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。
DFP集成电路的封装特点
DFP(dual flat package)双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，80年代后期已基本上不用。
JLCC集成电路的封装特点
JLCC(J-leaded chip carrier)J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ的别称(见CLCC 和QFJ)。部分半导体厂家采用的名称。
CDIP集成电路的封装特点
C－(ceramic)表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
Cerdip集成电路的封装特点
Cerdip用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为DIP－G(G即玻璃密封的意思)。
MQUAD集成电路的封装特点
MQUAD(metal quad)美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空冷条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产 。
LOC集成电路的封装特点
LOC(lead on chip)芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
SDIP集成电路的封装特点
SDIP(shrink dual in-line package)收缩型DIP。插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54 mm)，因而得此称呼。引脚数从14 到90。也有称为SH－DIP 的。材料有陶瓷和塑料两种。
SIP集成电路的封装特点
SIP(single in-line package)单列直插式封装。引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时 封 装呈侧立状。引脚中心距通常为2.54mm，引脚数从2 至23，多数为定制产品。封装的形 状各 异。也有的把形状与ZIP 相同的封装称为SIP。
DIC集成电路的封装特点
DIC(dual in-line ceramic package)陶瓷DIP(含玻璃密封)的别称(见DIP).
Cerquad集成电路的封装特点
Cerquad集成电路，表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1.5～2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm
QTP集成电路的封装特点
QTP(quad tape carrier package)四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用 的 名称(见TCP)。
LCC集成电路的封装特点
LCC(Leadless chip carrier)无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC 用封装，也称为陶瓷QFN 或QFN－C(见QFN)。
QFH集成电路的封装特点
QFH(quad flat high package)四侧引脚厚体扁平封装。塑料QFP 的一种，为了防止封装本体断裂，QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。
OPMAC集成电路的封装特点
OPMAC(over molded pad array carrier)模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。
MFP集成电路的封装特点
MFP(mini flat package)小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
FQFP集成电路的封装特点
FQFP(fine pitch quad flat package)小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采用此名称。
QUIP集成电路的封装特点
QUIP(quad in-line package)四列引脚直插式封装。引脚从封装两个侧面引出，每隔一根交错向下弯曲成四列。引脚 中 心距1.27mm，当插入印刷基板时，插入中心距就变成2.5mm。因此可用于标准印刷线路板。是 比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机
PLCC集成电路的封装特点
PLCC(plastic leaded chip carrier)带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形 ，是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用，90年代已经 普 及用于逻辑LSI、DLD(或程逻辑器件电路。引脚中
SONF集成电路的封装特点
SONF(Small Out-Line Non-Fin)无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别，有意 增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。
模拟集成电路的现状
模拟IC的使用一直以消费类电子产品为主，这几年一直保持稳定增长。据Databeans公司对模拟IC市场调研报告显示，全球模拟市场从2003年～2009年复合增长率为12%。这个数字要高出其它产品的增长率。这也预示着高性能模拟市场在今后的一段时间里发展潜力巨大。在美国半导体工业协会( SIA )的
－－QFJ集成电路的封装特点
QFJ(quad flat J-leaded package)四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈J字形。是日本电子机械工业会规定的名称。引脚中心距1.27mm。材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC)，用于微机、门陈列、 DRAM、A
LGA集成电路的封装特点
LGA(land grid array)触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更