串扰和走线是重点
走线对确保电流的正常流动特别重要。如果电流来自振荡器或其它类似设备，那么让电流与接地层分开，或者不让电流与另一条走线并行，尤其重要。两个并行的高速信号会产生EMC和EMI，特别是串扰。必须使电阻路径最短，返回电流路径也尽可能短。返回路径走线的长度应与发送走线的长度相同。对于EMI，一条叫做“侵犯走线”，另一条则是“受害走线”。电感和电容耦合会因为电磁场的存在而影响“受害”走线，从而在“受害走线”上产生正向和反向电流。这样的话，在信号的发送长度和接收长度几乎相等的稳定环境中就会产生纹波。在一个平衡良好、走线稳定的环境中，感应电流应相互抵消，从而消除串扰。但是，我们身处不完美的世界，这样的事不会发生。因此，我们的目标是必须将所有走线的串扰保持在最小水平。如果使并行走线之间的宽度为走线宽度的两倍，则串扰的影响可降至最低。例如，如果走线宽度为5密耳，则两条并行走线之间的最小距离应为10密耳或更大。随着新材料和新的元器件不断出现，PCB设......阅读全文
串扰和走线是重点
走线对确保电流的正常流动特别重要。如果电流来自振荡器或其它类似设备，那么让电流与接地层分开，或者不让电流与另一条走线并行，尤其重要。两个并行的高速信号会产生EMC和EMI，特别是串扰。必须使电阻路径最短，返回电流路径也尽可能短。返回路径走线的长度应与发送走线的长度相同。对于EMI，一条叫做“侵犯走线
如何应对PCB串扰？
串扰是指一个信号在传输时，因电磁耦合等原因，对相邻的传输线产生不期望的影响，在被干扰信号表现为被注入了一定的耦合电压和耦合电流。过大的串扰可能引起电路的误触发，导致系统无法正常工作。电子产品的发展，朝着小体积、高速度的方向发展，体积减小会导致电路的布局布线密度变大，而信号的频率却在提高，使得
示波器通道间串扰的影响分析
目前几乎所有通用品牌的主流示波器通道都不是隔离的，那么在进行多通道测试的时候，通道与通道之间会一定程度互相干扰，因此通道隔离度指标非常重要，隔离度越高的示波器测量就越精确。 示波器作为工程师的“眼睛”，可以帮助发现很多问题，作为发现问题的工具，其准确性是至关重要的，在测试环境对示波器无
ADS信号完整性专题之串扰（二）
2、耦合长度：改变耦合长度，其他参数保持不变。长度由1inch开始，截止到6inch，每隔1inch仿真一次，变化参量和扫描参数如下：得到的仿真结果如下：随着耦合长度的增加，其远端串扰一直在增加，在1inch之前就已经达到饱和长度，所以在此实验中，1inch之后增加耦合长度对近端没有影响3、传输线间
ADS信号完整性专题之串扰（一）
ADS是keysight公司的一款比较强大的仿真软件，是由早期HP EEsof发展而来的，主要应用在微波射频领域，经过在Agilent公司的慢慢孕育长大结合仪器设备的优势，目前ADS不仅仅微波射频领域的工程师离不开它，近些年来，高速信号完整性领域也越来越多的工程师喜欢上了这款“不要不要”的软件。鉴于
几张图让你轻松理解DDR的串扰（二）
相邻的两根线会有3种传输的模式，分别是下面这样的：然后攻击信号达到接收端之后，他们的结果是这样的：这里回答你们可能想问的两个问题：1，为什么达到的时间会不一样？共模速度慢，差模速度快，静止排中间。因为在共模的影响下，两线之间的容性最弱；在差模的影响下，两线的容性最强，这时就好像差分线一样，两线互为参
几张图让你轻松理解DDR的串扰（一）
让你评估高速串行信号的串扰，你会说它们的串扰在－40db以下，没什么影响。但是如果让你评估像DDR这种并行信号的串扰，你说DQ0和DQ1的串扰－30db，DQ1和DQ2的串扰－25db，DQ2和DQ3的串扰……你慢慢数，我先走了。根据以往的经验，今天大家都会怀着无比沉重的心情来到公司上班，高速先生也
电路设计中－减小电路板上串扰的设计原则
随着电路板上走线密度越来越高，信号串扰总是一个难以忽略的问题。因为不仅仅会影响电路的正常工作，还会增加电路板上的电磁干扰。在电路板上的一些高频信号会串扰到MCU电路或者MCU的I/O接口电路，形成共模电压，众所周知，共模电压在电路设计时是最让人讨厌的玩意儿，因此，设计电路板时要避免各种可能造
密集恐惧症慎入！Tab－TabTab
关注高速先生的Layout攻城狮们最近普遍感到焦虑，都在默默祈祷客户不要看到高速先生最近一期的B站视频——Tabbed Routing，因为大家都很清楚客户看到之后的需求。为了文章的完整性，我们还是从头捋一捋。Tabbed routing是指将特定形状和尺寸的铜皮，按照一定的规则添加到走线上
研究发现锂电池中过渡金属离子串扰效应
过渡金属（TM）氧化物正极具有能量密度高、倍率性能优异、成本低等特点，广泛应用于锂离子电池。然而，在循环过程中，过渡金属离子从正极溶解进入电解液，随后通过电迁移到达负极附近并沉积在负极颗粒表面的界面膜（SEI膜）上，这一过程称为串扰效应。已有研究表明，过渡金属离子可能破坏并重构负极SEI膜，引发负极
十招搞定恼人的高频电路布线（一）
如果数字逻辑电路的频率达到或者超过45MHZ～50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1／3），通常就称为高频电路。高频电路设计是一个非常复杂的设计过程，其布线对整个设计至关重要！01多层板布线高频电路往往集成度较高，布线密度大，采用多层板既是布线所必
围殴DDR系列之设计与仿真分析篇
作为高速先生的宝藏话题，DDR的设计与仿真一直是我们关注的重点，上周五的文章介绍了DDR的发展历史、关键技术和JEDEC标准，本周继续对DDR设计及仿真分析的文章进行分类导读。01对于Layout工程师而言，最关心的莫过于DDR的设计要点。比如，在布局阶段，需要评估DDR走线拓扑对布局的影响
去耦电容
去耦电容可减少串扰的不良影响，它们应位于设备的电源引脚和接地引脚之间，这样可以确保交流阻抗较低，减少噪声和串扰。为了在宽频率范围内实现低阻抗，应使用多个去耦电容。放置去耦电容的一个重要原则是，电容值最小的电容器要尽可能靠近设备，以减少对走线产生电感影响。这一特定的电容器尽可能靠近设备的电源引脚或电源
差分线的那些事之TXRX为什么要分层
在上一篇学习笔记之差分线的那些事里面我们提到过关于差分线的很多概念，比如差分线，差分信号与差分阻抗，共模信号与共模阻抗，以及奇偶模态等，这些概念确实是很容易让人摸不着头脑，需要不断回顾反复琢磨才能好好的消化。记得去年的爆款文章“TX RX信号为什么要分层走”主要是从应用的角度来分析高速差分信号的串扰
科学家揭示相关组蛋白甲基化活性的串扰调控机制
上海交通大学医学院附属第九人民医院上海精准医学研究院黄晶课题组首次揭示了染色质的核小体结构对组蛋白修饰酶MLL（Mixed Lineage Leukemia）复合物的酶活调控及其分子机制，阐明了组蛋白H2B第120位赖氨酸（H2BK120）的单泛素化修饰对MLL甲基化活性的串扰调控机制，并发
我国学者在纳米孔道多肽测序及酶串扰效应上取得进展
图 纳米孔道单分子检测及肾素-血管紧张素系统酶串扰效应示意图 在国家自然科学基金项目（批准号：22027806、21834001）资助下，南京大学龙亿涛教授团队基于精准设计的生物纳米孔道单分子界面、单分子多肽测序方法、自主研发的微弱电流测量系统及单分子快速定量方法，建立了复杂体系分子时序变化研究新
Neuron：不同关键基因之间的“串扰”或促进阿尔兹海默病
近日，一项刊登在国际杂志Neuron上的研究报告中，来自麻省总医院的研究人员通过研究阐明了如何有效抑制大脑组织的炎症表现，大脑组织的炎症会促进阿尔兹海默病的发生，相关研究结果有望帮助研究人员开发治疗阿尔兹海默病的新型疗法。 我们都知道，阿尔兹海默病患者的大脑中充满了受损神经细胞和其它蛋白质（称
这九条高速PCB信号走线规则
规则一 高速信号走线屏蔽规则 在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。 规则二 高速信号的走线闭环规则 由于PCB板的密度越来越高，很多PCB LAYOUT工程
Nature－|－浙江大学王迪团队表明Gasdermin－D介导的代谢串扰促进组织修复
早期促再生生态位的建立对组织再生至关重要。GSDMD依赖的焦亡解释了炎症细胞因子在各种损害中的释放。然而，人们对其在组织再生和体内平衡维持中的作用知之甚少。2024年9月11日，浙江大学王迪团队在Nature在线发表题为“Gasdermin D-mediated metabolic crosstal
射频走线与地的“那点事儿”（二）
接下来我们做了表层铺地后的同样的仿真(800MHz-1GHz)，导入的PCB文件如下图。图3a：0.1016 mm的射频线(表层铺地)图3b：0.35 mm的射频线(表层铺地)图3：表层铺过地后的PCB仿真结果如下图:图4a：表层铺地后的S21 (0.1016mm)图4b：表层铺地后的S21 (0.
射频走线与地的“那点事儿”（一）
举个例子来说吧。我们将对多层电路板进行射频线仿真，为了更好的做出对比，将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真对比；表层未铺地的PCB文件如下图1所示（两种线宽）:图1a：线宽0.1016 mm的射频线(表层铺地前)图1b：线宽0.35 mm的射频线(表层铺地前)图1：表层未铺过地
如何对包含数模混合的－PCB－设计进行合理的控制？
对于以下基本概念的理解非常重要，掌握有关数模混合设计的基本概念，有助于理解后面制定得很严格的布局和布线设计规则，从而在终端产品数模混合的设计时，不会轻易打折执行其中的重要约束规则。并且有助于灵活有效地处理数模混合设计方面可能遇到的串扰问题。1. 模拟信号与数字信号在抗干扰能力方面的重要区别数
阻抗有问题就找板厂？
在硬件工程师和PCB工程师的潜意识里，只要是PCB走线阻抗出现了偏差，第一时间就会去和板厂的朋友们去喝喝茶聊聊天。这个时候高速先生悄悄的告诉你们，在对板厂的阻抗加工提出质疑之前，有没有稍微想过一下下有可能是设计的问题呢？一般来说，单纯PCB走线的阻抗控制出了问题，的确十有八九是由于板厂对加工
做好一块PCB板要注意的五个问题（三）
4．非端接传输线 如果线延迟时间比信号上升时间短得多，可以在不用串联端接或并联端接的情况下使用传输线，如果一根非端接线的双程延迟（信号在传输线上往返一次的时间）比脉冲信号的上升时间短，那么由于非端接所引起的反冲大约是逻辑摆幅的15％。最大开路线长度近似为： Lmax＜tr/2tpd
射频应用设计时的五大“黑色艺术”（五）
四、高频PCB设计技巧和方法 1、传输线拐角要采用45°角，以降低回损 2、要采用绝缘常数值按层次严格受控的高性能绝缘电路板。这种方法有利于对绝缘材料与邻近布线之间的电磁场进行有效管理。 3、要完善有关高精度蚀刻的PCB设计规范。要考虑规定线宽总误差为+/-0.0007英寸、对布线
EMC设计规范
电磁干扰的三要素是干扰源、干扰传输途径、干扰接收器。EMC 就围绕这些问题进行研究。最基本的干扰抑制技术是屏蔽、滤波、接地。它们主要用来切断干扰的传输途径。广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接收器的敏感度，但已延伸到其他学科领域。 本规范重点在单板的 EMC 设
注意！这些常见的PCB布局陷阱一定要知道（二）
应遵循原则：引线下方应保证完整接地；敏感引线应垂直排列；如果引线必须平行排列，须确保足够的间距或采用保护线。接地过孔RF电路布局的主要问题通常是电路的特征阻抗不理想，包括电路元件及其互联。引线覆铜层较薄，则等效于电感线，并与邻近的其它引线形成分布电容。引线穿过过孔时，也会表现出电感和电容特性
解读文献“如何监测、预防子痫前期走线重度”
“妊娠期高血压”是产科永恒的话题。目前在临床上，对于监测及预防妊娠期高血压是比较重视的，提出了很多行之有效的办法。今天在2018年5月第34卷第5期《中国实用妇科与产科杂志》上看到一篇关于“如何监测、预防子痫前期走向重度”的文章（作者：蔡雁，王晓莹；单位：哈尔滨医科大学附属第四医院妇产科），觉得比较
么是“VOCs走航监测“？
走航监测区别于一般移动监测车或移动实验室，最重要的特点在于行进中连续自动监测，并基于地理位置信息显示污染物的空间连续分布。规范希望走航监测在行进中可得到尽可能多的污染物定性、定量信息。从整个工作流程来看，在污染点位停车进行复测，或利用其它设备辅助污染物定性、定量，或开展溯源，也是走航监测工作的重要组
区分EMI
由于EMI不同，一个很好的EMC设计规则是将模拟电路和数字电路分开。模拟电路的安培数较高或者说电流较大，应远离高速走线或开关信号。如果可能的话，应使用接地信号保护它们。在多层PCB上，模拟走线的布线应在一个接地层上，而开关走线或高速走线应在另一个接地层。因此，不同特性的信号就分开了。有时可以用一个低