这九条高速PCB信号走线规则
规则一 高速信号走线屏蔽规则 在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。 规则二 高速信号的走线闭环规则 由于PCB板的密度越来越高，很多PCB LAYOUT工程师在走线的过程中，很容易出现一种失误，即时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。 规则三 高速信号的走线开环规则 规则二提到高速信号的闭环会造成EMI辐射，然而开环同样会造成EMI辐射。时钟信号等高速信号网络，在多层的PCB走线的时候一旦产生了开环的结果，将产生线形天线，增加EMI的辐射强度。 规则四 高速信号的特性阻抗连续规则 高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射。也就是说，同层的布线的宽度必须连续......阅读全文
这九条高速PCB信号走线规则
规则一 高速信号走线屏蔽规则 在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。 规则二 高速信号的走线闭环规则 由于PCB板的密度越来越高，很多PCB LAYOUT工程
区分EMI
由于EMI不同，一个很好的EMC设计规则是将模拟电路和数字电路分开。模拟电路的安培数较高或者说电流较大，应远离高速走线或开关信号。如果可能的话，应使用接地信号保护它们。在多层PCB上，模拟走线的布线应在一个接地层上，而开关走线或高速走线应在另一个接地层。因此，不同特性的信号就分开了。有时可以用一个低
PCB布局布线规则（一）
一 元器件布局的10条规则：遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局．布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件．元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。相同结构电路部分，尽可能采用“对称
PCB布局布线规则（二）
4、蛇形线：蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。注意点：
PCB布局布线规则（四）
14、走线的分枝长度控制规则：尽量控制分枝的长度，一般的要求是Tdelay＜＝Trise／20。15、走线的谐振规则：主要针对高频信号设计而言， 即布线长度不得与其波长成整数倍关系， 以免产生谐振现象。16、孤立铜区控制规则：孤立铜区的出现， 将带来一些不可预知的问题， 因此将孤立铜区与别的信号相接
PCB布局布线规则（三）
7、器件布局分区／分层规则：主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。8、地线回路规则：环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐
使用EDA分析PCB
Q：请问就你个人观点而言：针对模拟电路（微波、高频、低频）、数字电路（微波、高频、低频）、模拟和数字混合电路（微波、高频、低频），目前PCB设计哪一种EDA工具有较好的性能价格比（含仿真）？可否分别说明。A：限于本人应用的了解，无法深入地比较EDA工具的性能价格比，选择软件要按照所应用范畴来讲，我主
十招搞定恼人的高频电路布线（二）
06集成电路块的电源引脚增加高频退藕电容每个集成电路块的电源引脚就近增一个高频退藕电容。增加电源引脚的高频退藕电容，可以有效地抑制电源引脚上的高频谐波形成干扰。07高频数字信号的地线和模拟信号地线做隔离模拟地线、数字地线等接往公共地线时要用高频扼流磁珠连接或者直接隔离并选择合适的地方单点互联
PCB传输线之SI反射问题（一）
1. SI问题的成因 SI问题最常见的是反射，我们知道PCB传输线有“特征阻抗”属性，当互连链路中不同部分的“特征阻抗”不匹配时，就会出现反射现象。 SI反射问题在信号波形上的表征就是：上冲/下冲/振铃 等。 下图所示是一个典型的高速信号互连链路，信号传输路径包括：①
电磁场求解器基本概念及主流PCB仿真EDA软件解析（三）
基于以上计算方法和行业的代表商业软件有： Ansys Siwave 是专门最大封装和PCB的信号完整性和电源完整性分析平台，使用电路和全波电磁场的混合求解器，可以完成直流分析，交流分析和电磁辐射分析。SIWAVE 使用优化后的三维电磁场有限元求解技术，适合精确快速分析大规模复杂电源
PCB设计中高速背板设计过程
在“几大高速PCB设计中的隐形杀手”中提到了“高速背板与高速背板连接器”，那么高速背板是如何设计出来的，从头到尾会有哪些设计步骤，每个环节有哪些要点呢？本期案例分享做下概要的梳理。高速背板设计流程完整的高速背板设计流程，除了遵循IPD（产品集成开发）流程外，有一定的特殊性，区别于普通的硬件PCB模块
怎样设计不规则形状的PCB？（二）
虽然 DXF 格式包含电路板尺寸和厚度，但是 IDF 格式使用元件的 X 和 Y 位置、元件位号以及元件的 Z 轴高度。这种格式大大改善了在三维视图中可视化 PCB 的功能。IDF 文件中可能还会纳入有关禁布区的其他信息，例如电路板顶部和底部的高度限制。 系统需要能够以与 DXF 参数
怎样设计不规则形状的PCB？（一）
我们预想中的完整 PCB 通常都是规整的矩形形状。虽然大多数设计确实是矩形的，但是很多设计都需要不规则形状的电路板，而这类形状往往不太容易设计。本文介绍了如何设计不规则形状的 PCB。 如今，PCB 的尺寸在不断缩小，而电路板中的功能也越来越多，再加上时钟速度的提高，设计也就变得愈加复
失效分析论文：高速PCB阻抗一致性研究（一）
随着信号传输的高速化和高频化发展，对印制电路板的阻抗设计及控制精度要求日趋严格，以减少信号在传输过程中的反射、失真等，保持传输信号的完整性。PCB制作时由于图形分布均匀性、PP压合厚度均匀性、线宽均匀性及电镀均匀性等问题存在，会导致不同位置阻抗出现差异。本文通过在不同位置设计单端和差分阻抗线，综合分
如何应对PCB串扰？
串扰是指一个信号在传输时，因电磁耦合等原因，对相邻的传输线产生不期望的影响，在被干扰信号表现为被注入了一定的耦合电压和耦合电流。过大的串扰可能引起电路的误触发，导致系统无法正常工作。电子产品的发展，朝着小体积、高速度的方向发展，体积减小会导致电路的布局布线密度变大，而信号的频率却在提高，使得
PCB设计中的电磁兼容性考虑（四）
（3）传输线效应以及终端匹配传输线就是一个适合在两个或多个终端间有效传播电功率或电信号的传输系统，如金属导线、波导、同轴电缆和PCB走线。如果传输线终端不匹配，或者信号在阻抗不连续的PCB走线上传送，电路就会出现功能性问题和EMI干扰，这包括电压下降、冲击激励产生的振荡等。在处理传输线效应过程中，线
射频电路设计常见问题盘点（三）
此外，将并行 RF 走线之间的距离减到最小可以将感性耦合减到最小。一个实心的整块接地面直接放在表层下第一层时，隔离效果最好，尽管小心一点设计时其它的做法也管用。 在 PCB 板的每一层，应布上尽可能多的地，并把它们连到主地面。尽可能把走线靠在一起以增加内部信号层和电源分配层的地块
阻抗有问题就找板厂？
在硬件工程师和PCB工程师的潜意识里，只要是PCB走线阻抗出现了偏差，第一时间就会去和板厂的朋友们去喝喝茶聊聊天。这个时候高速先生悄悄的告诉你们，在对板厂的阻抗加工提出质疑之前，有没有稍微想过一下下有可能是设计的问题呢？一般来说，单纯PCB走线的阻抗控制出了问题，的确十有八九是由于板厂对加工
十招搞定恼人的高频电路布线（一）
如果数字逻辑电路的频率达到或者超过45MHZ～50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1／3），通常就称为高频电路。高频电路设计是一个非常复杂的设计过程，其布线对整个设计至关重要！01多层板布线高频电路往往集成度较高，布线密度大，采用多层板既是布线所必
PCB板层布局与EMC的技巧（一）
从EMC（电磁兼容）设计的角度出发，PCB板的EMC设计是EMC系统设计的基础。而PCB板EMC设计的开始阶段就是层的设置，层设计形式的不合理，就可能产生诸多的噪声而形成EMI干扰和自身的EMC问题，所以合理的层布局与电路设计同样重要。要使PCB系统的层布局达到其电磁兼容性要求，通常系统层布局需要从
PCB设计中的电磁兼容性考虑（三）
三、 电磁兼容的合理PCB设计随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电
浅谈PCB电磁场求解方法及仿真软件（四）
Cadence SigrityCadence Sigrity采用多种混合算法，包括电磁场（EM）求解器，传输线(TLM)求解器，电路(SPICE)求解器, 如板间主电磁场采用FEM有限元法（POWER SI）或FDTD时域有限差分法（SPEED2000）,传输线采用矩量法，非理想回路和过
简析为什么要用高速板材？
随着信号传输速率越来越快，越来越多的产品选择使用高速板材。高速板材到底是什么呢？“高速板材”是业内的俗称，泛指应用于高速PCB中的低损耗板材。这一类的板材相比普通的FR4材料，具有更小的Df（耗散因子或损耗角正切）。Df是什么？它对信号有什么影响呢？由于构成板材的玻璃纤维布和树脂等绝缘材料介质中的带
电路设计中－减小电路板上串扰的设计原则
随着电路板上走线密度越来越高，信号串扰总是一个难以忽略的问题。因为不仅仅会影响电路的正常工作，还会增加电路板上的电磁干扰。在电路板上的一些高频信号会串扰到MCU电路或者MCU的I/O接口电路，形成共模电压，众所周知，共模电压在电路设计时是最让人讨厌的玩意儿，因此，设计电路板时要避免各种可能造
串扰和走线是重点
走线对确保电流的正常流动特别重要。如果电流来自振荡器或其它类似设备，那么让电流与接地层分开，或者不让电流与另一条走线并行，尤其重要。两个并行的高速信号会产生EMC和EMI，特别是串扰。必须使电阻路径最短，返回电流路径也尽可能短。返回路径走线的长度应与发送走线的长度相同。对于EMI，一条叫做“侵犯走线
一文读懂PCB多层板各层含义与设计原则
PCB有单面、双面和多层的，对于收音机等简单的电器来说，使用单面PCB即可。但是，随着时代的进步，无论是功能还是体积，电子产品都需要更新换代。对于多功能、小体积的电子产品，单面和双面PCB都不能完全满足要求，而必须使用多层PCB。多层PCB有诸多优点，比如：装配密度高，体积小；电子元器件之间
射频应用设计时的五大“黑色艺术”（三）
此外，整块板上各个地方的接地都要十分小心，否则会在引入一条耦合通道。有时可以选择走单端或平衡RF信号线，有关交叉干扰和EMC/EMI的原则在这里同样适用。平衡RF信号线如果走线正确的话，可以减少噪声和交叉干扰，但是它们的阻抗通常比较高，而且要保持一个合理的线宽以得到一个匹配信号源、走线和
做好一块PCB板要注意的五个问题（一）
大家都知道理做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板，请别小看这一过程，有很多原理上行得通的东西在工程中却难以实现，或是别人能实现的东西另一些人却实现不了，因此说做一块PCB板不难，但要做好一块PCB板却不是一件容易的事情。 微电子领域的两大难点在于高频信号和微弱信
HFSS端口应用详解：Wave－Port－、Lumped－Port（二）
4.新增Wave Port端口平面不紧贴free space：在PCB的侧边YZ平面上，另建一个“矩形平面”，该平面紧贴传输线但不贴free sapce boundary，在这个新的平面上设置Wave Port，如下图：上图可以看到HFSS仿真得到的传输线的特征阻抗是223.9ohm左右，与Pola
射频电路设计常见问题盘点（二）
2）RF 与 IF 走线应尽可能走十字交叉，并尽可能在它们之间隔一块地： 正确的 RF 路径对整块 PCB 板的性能而言非常重要，这也就是为什么元器件布局通常在手机 PCB 板设计中占大部分时间的原因。 在手机 PCB 板设计上，通常可以将低噪音放大器电路放在 PC