台积电早期5nm测试芯片良率80％HVM（一）
在今天的 IEEE 国际电子器件大会（IEDM 2019）上，台积电概述了其在 5nm 工艺上取得的初步成果。目前，该公司正在向客户提供基于 N7 和 N7P 工艺的产品。但在向 5nm 进发的时候，两者贾昂共享一些设计规则。据悉，与 7nm 衍生工艺相比，N5 新工艺将增加完整的节点，并在 10 层以上广泛使用 EUV 技术，以减少 7nm+ 制程的总步骤。此外，台积电会用上第五代 FinFET 技术。（题图 via AnandTech）TSMC 表示，其 5nm EUV 可将密度提升约 1.84 倍、能效提升 15%（功耗降低 30%）。当前测试的芯片有 256 Mb SRAM 和一些逻辑器件，平均良率为 80%、峰值为 90% 。显然，尽管新工艺能够缩小现代移动芯片的大小，但收益率要低得多。目前新技术正在处于早期测试阶段，预计可在 2020 上半年转入量产，预计 5nm 成品芯片可在 ......阅读全文
台积电早期－5nm－测试芯片良率－80％－HVM－（一）
在今天的 IEEE 国际电子器件大会（IEDM 2019）上，台积电概述了其在 5nm 工艺上取得的初步成果。目前，该公司正在向客户提供基于 N7 和 N7P 工艺的产品。但在向 5nm 进发的时候，两者贾昂共享一些设计规则。据悉，与 7nm 衍生工艺相比，N5 新工艺将增加完整的节点，并在
台积电早期－5nm－测试芯片良率－80％－HVM－（二）
通常情况下，芯片制造商会首先咋移动处理器上小试牛刀，以分摊新工艺的高昂成本吗，比如基于 7nm EUV 的麒麟 990 5G SoC（面积接近 110 平方毫米）。尽管 AMD Zen 2 芯片看起来很大，但并非所有组件都采用 EUV 工艺生产。不过展望未来，它也更适合迁移至 5nm EUV
台积电5nm－SRAM技术细节解析（一）
长期以来，技术领先一直是台积电成功的关键。台积电5nm工艺拥有世界上最小的SRAM单元（0．021平方微米），除开创性的器件工艺，例如高迁移率沟道（HMC），极紫外（EUV）图形化的应用外（可在此高级节点上实现更高的良率和更短的生产周期），他们还持续精进其写入辅助（write assist）电路
台积电5nm－SRAM技术细节解析（三）
图8显示了具有不同位线配置的NBL耦合电平，表明可配置金属电容器C1可以随位线长度调节，从而可以减轻具有不同位线长度的耦合NBL电平的变化。图8．具有不同位线配置的NBL耦合电平。写入辅助的第二种方法是降低单元VDD（LCV）。LCV的常规技术需要强偏置或有源分压器才能在写操作期间调整列式存储单元的
台积电5nm－SRAM技术细节解析（五）
高迁移率通道通过约18％的驱动电流增益提高了5nm工艺的性能，如图12所示。该技术已在IEDM 2019上进行了详细描述。图12．高迁移率沟道（HMC）性能提升约18％。这种性能提升的例子是用于L1高速缓存应用的高速SRAM阵列在0．85V电压下达到了4．1GHz，如图13 的shmoo图所示。图1
台积电5nm－SRAM技术细节解析（四）
在写操作中，LCV使能信号（LCVEN）变为高电平，它关闭下拉NMOS（N1），以将电荷共享电容器C1与地断开。COL ［n：0］选择一列以关闭P0，并将阵列虚拟电源轨CVDD ［0］与真实电源VDDAI断开。由于金属线电容随存储单元阵列的缩小而缩小，因此它也有利于SRAM编译器设计，并在变
台积电5nm－SRAM技术细节解析（二）
为了降低功耗，一种关键方法是降低SRAM阵列的最小工作电压Vmin。5nm工艺中增加的随机阈值电压变化限制了Vmin，进而限制了功耗的降低。SRAM电压减小趋势如图4所示，其中蓝线表示没有写辅助的Vmin，红线表示有写辅助的Vmin，显示了每一代写辅助的巨大好处。可以看出，从7nm到5nm的Vmin
台积电STTMRAM技术细节（一）
在ISSCC 2020上台积电呈现了其基于ULL 22nm CMOS工艺的32Mb嵌入式STT－MRAM。该MRAM具有10ns的读取速度，1M个循环的写入耐久性，在150度下10年以上的数据保持能力和高抗磁场干扰能力。ULL 22nm STT－MRAM的动机与闪存相比，TSMC的嵌入式STT－MR
台积电优势不再！－全球首个2nm芯片制造技术发布
蓝色巨人终于开始发力。 5月7日消息，IBM公司周四宣布，其在芯片制程工艺上取得重大突破，声称已打造出全球首个2nm芯片制造技术，为半导体研发再创新的里程碑。 IBM在新闻稿中称，在运行速度方面，与当前许多笔记本电脑和手机中使用的主流7nm芯片相比，IBM的这颗2nm芯片计算速度要快45%，
3纳米芯片－可能连苹果都玩不起
卡在2022年的最后几天，台积电兑现了年内量产3nm工艺芯片的承诺。 12月24日，据中国台湾媒体《经济日报》报道，台积电将于下周在南科园区的3nm工厂举办量产暨扩厂典礼。 按照台积电的规划，这座总投资高达6000亿新台币（约合人民币1360亿）的超级工厂，在满产后的月产能将实现6万片12英
台积电STTMRAM技术细节（四）
图15． 在－40度时，1M循环后写入误码率小于1 ppm。图16． 热稳定性势垒Eb控制着数据保持能力的温度敏感度，在150℃（1ppm）下数据保留超过10年。在基于自旋的STT－MRAM的许多应用中，磁场干扰是一个潜在的问题。该解决方案是在封装上沉积0．3mm厚的磁屏蔽层，如图16所示，实验表明
台积电TSMC公司LED照明研发中心完工
随着旗下LED照明研发中心的即将完工，台系半导体制造商台积电TSMC已经将公司之后的发展目标锁定在世界前五了。而目前世界排名前五的LED厂商分别是：飞利浦(Royal Philips Electronics)、欧司朗(Osram)、美国Cree、日亚化学(Nichia)及丰田合成( Toyo
台积电STTMRAM技术细节（二）
图6．Rap和Rp的电阻分布间距在计入寄生电阻时变小为了感测MTJ的电阻，必须在读取期间将其两端的电压通过晶体管N1和N2钳位到一个低值，以避免读取干扰，并对其进行微调以消除感测放大器和参考电流偏移。参考电阻是1T4R配置R？（R p ＋ R ap）／ 2 ＋ R1T，如图7所示。图7．具有微调能力
台积电STTMRAM技术细节（三）
MRAM写入操作低阻态Rp和高阻态Rap的MRAM写入操作需要如图9所示的双向写入操作。要将Rap状态写到Rp需要将BL偏置到VPP，WL到VREG＿W0，SL到0以写入0状态。要写入1状态，将Rap变成Rp需要反方向的电流，其中BL为0，SL为VPP，WL为VREG＿W1。图9．平行低电阻状态Rp
台积电在日本建立海外最大设计中心
12月1日，据日经中文网报道，台积电今天正式在大阪市开设支援半导体设计的“设计中心”，这是继神奈川县横滨市之后的日本国内第二处设计中心，预计将成为该公司海外最大的一个设计中心。台积电事实上，台积电2020年就在日本横滨市开设了设计中心基地，而且还在广招人才。据悉，包括2023年4月入职的人员在内，该
迁移率寿命积测试方案
迁移率寿命积（Mobility-Lifetime Product，简称μτ）是半导体材料中一个重要的物理量，用于评价半导体材料的电学性能。迁移率寿命积是指材料中的载流子在电场作用下移动时，其迁移率（即速度与电场强度之比）与寿命（在电场作用下的存活时间）之积。迁移率寿命积是评价半导体材料电学性能的重要
台积电建厂美国，纳米级芯片缘尽中国？
台积电位于美国亚利桑那州的新工厂已经基本完成建设，并且即将扩建二期，将会有更大的厂房面积，这也意味着台积电已经将4nm和5nm的生产线正式带到美国，而苹果方面也有动作，CEO库克在公开场合表态，将会从台积电亚利桑那工厂直采芯片，今后多个大厂将会从美国直采4nm和5nm芯片！台积电亚利桑那工厂一期将于
台积电都得排队抢购，什么企业订单一直到2023年？
由于半导体芯片产能紧缺，作为全球第一大晶圆代工厂的台积电此前宣布三年内投资1000亿美元，约合6300多亿人民币，主要用于建设新一代的3nm、2nm芯片厂，盖长的需求太高，现在连建筑用的砖块都要抢购了。据《财讯》报道，这两年芯片产能紧缺，但是比芯片产能更缺的还有一种建材——白砖，连台积电都得排队抢购
带上宠物、孩子包机赴美－台积电将在美设3纳米晶圆厂？
台积电创办人张忠谋21日早些时候透露，台积电将在美国亚利桑那州设立3纳米先进制程的晶圆厂。消息引发外界关注。台积电当晚对此低调回应称，目前尚无进一步消息。对于台积电可能进一步出走美国，中国国民党前民代蔡正元痛批，民进党当局乐于把台积电变成“美积电”。 据环球网报道报道，其实先前已有外媒报道称台
台积电扩厂典礼引发民众焦虑，美国高兴坏了
12月26日消息，近期台积电宣布扩大美国投资，外派工程师赴美支援，引发“去台化”疑虑。据中国台湾媒体报道，台积电将于12月29日举行3nm量产暨扩厂典礼，罕见以实际行动宣示持续深耕台湾的决心，化解外界疑虑。 根据台积电发出活动通知显示，预计将于12月29日在台南科学园区的晶圆18厂新建工程基地
消息称索尼将与台积电打造半导体工厂：日本补贴一半
据位不具名的知情人士，台积电和索尼计划在日本西部熊本县投资兴建一座价值8000亿日元（约合71.4亿美元）的半导体工厂。 消息人士们透露，工厂将位于索尼所有的土地上，与索尼的图像传感器工厂毗邻。索尼可能持有负责管理该工厂的一家新公司的少数股权，工厂计划于2023或2024年投入运营，将生产用于
5nm是物理极限－芯片发展将就此结束？（一）
摩尔定律是指IC上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。然而事情的发展总归会有一个权限，5nm则是硅芯片工艺的极限所在，事实上，随着10nm、7nm芯片研发消息不断报出，人们也开始担心硅芯片极限的逐渐逼近，会不会意味着摩尔定律最终失效，进而导致半导体行业停滞不前。
台积电刘德音：预计AI需求比一年前乐观
台积电今日召开股东会，董事长刘德音指出，预计AI需求比一年前乐观。针对是否AI开发应用的问题，刘德音称，不打算改变台积电的商业模式和客户竞争，不打算投入AI服务。
三星宣布3纳米工艺落地生产－竞争力几何？
半导体先进工艺竞赛继续，台积电、三星竞逐3纳米。6月30日，三星电子（KRX：005930）宣布，公司3纳米工艺芯片已经开始初步生产。 三星在声明中称，其3纳米工艺将首先应用于高性能、低功耗计算领域的半导体芯片，并计划将其扩大至移动处理器。不过，三星没有透露其3纳米工艺的首批客户，亦未公布其生产的
台积电－2nm－制程报价直逼－2.5－万美元，新品价格持续走高
IT之家 6 月 27 日消息，据台媒《电子时报》援引 IC（集成电路，即芯片行业 / 半导体行业）从业者报道表示，当前台积电 2nm 制程业务已经与厂商展开合作洽谈，尽管半导体产业目前处于逆风，台积电仍然维持强势状态。 业内人士称，在 3nm 制程报价维持 2 万美元上下的同时，将于 20
半导体行业再动荡：台积电被控16项ZL侵权
半导体代工厂格芯（GlobalFoundries，GF）8 月 26 日在美国和德国提出多起诉讼，指控台积电（TSMC）使用的半导体技术侵犯了 16 项 GF 的ZL，并希望美国贸易主管部门发布进口禁令，以停止台积电“侵权”生产的产品进口，并寻求获得“实质性”损害赔偿。台积电否认侵权，并称将积极
新型电脑程序助力癌症早期诊断，准确率高达80％！
美国科研人员日前开发出一种新的电脑程序，可通过检测血液样本，有效分析出提供血样者是否患有癌症。这可用于癌症的早期诊断，此外该程序还可判断癌细胞存在的部位。 加利福尼亚大学洛杉矶分校的周向红教授和同行在英国《基因组生物学》期刊上报告说，如果一个人体内出现癌变迹象，那么血液中会有来自癌细胞的脱氧核
7nm、5nm不香了，40nm“落后”工艺受宠
火了两年多的全球半导体行业今年将转向熊市，其中先进工艺下滑的厉害，此前预测台积电7nm及6nm工艺的利用率在Q1跌落到40%区间，5nm及改进型的4nm也只有70%-80%利用率。先进工艺不吃香了，但不代表所有工艺都要下滑，之前被大家认为已经是落后的工艺反而很稳定，比如40nm、28nm及22nm工
台积电－2700－亿在美设厂遭质疑：“一场毫无道理的投资”
作为世界上最大的先进计算机芯片制造商，台积电正在升级和扩建位于美国亚利桑那州的一家新工厂，该工厂有望帮助美国走向更加独立自主的技术未来。台积电在美国建厂然而，对于台积电内部的一些人来说，这个规模达到 400 亿美元 (约合 2758 亿元人民币) 的投资项目却是另外一回事：一个糟糕的商业决策。根据外
芯片良率守护者：半导体检测量测设备概述
一、质量控制把关良率，多种设备各司其职（一）芯片制造过程中会产生缺陷，质量控制设备把关良品率芯片制造过程中会产生颗粒、互联、静电损伤等工艺缺陷。以芯片前道制程为例， 其具体缺陷包括：空气中的分子污染或由环境引起的有机物或无机物颗粒；工艺过 程引起的划痕、裂纹和颗粒、覆盖层缺陷和应力；在从掩模到晶片的